Курс лекций по вычислительной технике



         

Внутренние шины ПК - часть 7


        - чтение памяти,

        - запись в память,

        - чтение порта в/в,

        - запись в порт,

        - множественное чтение памяти  (основной  памяти  без кэширования),

        - признак двухсловного адреса,

        - чтение строки  памяти,

        - запись строк в основную память и освобождение кэш,

        - признак останова.

        - чтение  и  запись конфигурации,

IDSEL   -  сигнала выбора устройства в операциях конфигурирования.

          Авто конфигурирование устройств (выбор адресов, запросов прерываний ориентированно на технологию  Plug & Play (P&P).

     Стандарт PCI определяет для каждого слота конфигурационное  пространство размером до 256 байтных регистров, не приписанных ни к  пространству памяти, ни к пространству ввода-вывода. Доступ к ним  осуществляется по конфигурационным операциям после включения или  аппаратного сброса. В этих операциях устройства выбираются  по  индивидуальным сигналам выбора устройства для конфигурирования, они сообщают о потребностях в ресурсах. После распределения ресурсов, выполняемых  программой конфигурирования, в устройства записываются параметры конфигурирования  и становится возможным выполнение остальных операций.

     Пять сигналов обслуживания встроенного тестового контроля.

             7.1.4. Магистральный интерфейс AGP.

     Наибольшие требования к быстродействию шины является  графический адаптер. Рост функциональных возможностей графических ускорителей приводит к необходимости реализации графических построений, что  в  свою

очередь повышает требования к быстродействию шины.

Для этой цели  фирма Интел на базе шины РС1 разработала новый стандарт подключения  графических  адаптеров  АGР - ускоренный  графический  порт  (32 разряда, 66,66мггц). Ускорение достигнуто за счёт:

     - конвейера  операций с памятью

     - сдвоенными передачами данных

     - разделением шин адреса и данных

Особенностью конвейера является то, что ещё до выполнения предыдущего запроса принимаются последующие (и так  до  256),  а  затем они

удовлетворяются в потоке.

За один такт передаётся не 32р-да, а 64 (по фронту и по спаду  синхросигнала).

Хотя под шину адреса отведено 8 линий, по которым за 3 такта синхронизации передаётся - 4 байта адреса, байт длины запроса и байт команды (по  фронту  и  по  спаду синхросигнала).

 Т. о. пропускная способность AGР до 532Мб/сек, но уже сегодня потребность при обмене акселератора с видеопамятью может достигать 1,6Гб/сек.




Содержание  Назад  Вперед